BEST AVAILABLE COPY

(54) NON-VOLATILE SEMICONDUCTOR MEMORY

(11).3-250495 (A), (43) 8.11.1991 (19) JP


(21) Appl. No. 2-48126 (22) 28.2.1990

(71) TOSHIBA CORP (72) MASAMICHI ASANO

(51) Int. Cl⁵. G11C16 06,H01L27/115,H01L29/788,H01L29 792

PURPOSE: To prevent the generation of malfunction in a non-selected memory cell and to improve the reliability of the non-volatile semiconductor memory by collectively erasing memory cells in each block, and at the time of writing data in a certain block, inhibiting the impression of a writing signal to other blocks.

CONSTITUTION: Erasing gates for respective memory cells in plural memory cell arrays 31-1 to 31-k are used in common in each block and connected to erasing lines EL1 to ELk. At the time of erasing the array 31-1, a decoder 44-1 is selected, an erasing voltage is impressed to the line EL1, all word lines in respective arrays 31 are turned to 0V and all the memory cells of the array 31-1 are simultaneously erased. At the time of writing, a writing voltage is outputted from an input circuit 35, a data line DL1 is set up to 10V, a word line WL1 is selected to write data in the cell M1. All block selection FETs 42-1 to 42-n in the unselected block arrays 31-2 to 31-k are turned off and all common drains 43 in the arrays 31-2 to 31-k are turned to almost 0V.



32-1-132-k, raw decoder, 33, column decoder, 15- data in order, 37 sense amplifier. 31 data output circuit, 43-1-2 erasing decoder, 151-151k block selecting decoder, column affices, by row address, or erasing address, pluck selecting address.

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平3-250495

Sint. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)11月8日

G 11 C 16/06 H 01 L 27/115 29/788 29/792

> 8522-5L 8522-5L

G 11 C 17/00

309 C 309 A

8831-5F 7514-5F

H 01 L 27/10 29/78

4 3 4 3 7 1

審査請求 有 請求項の数 5 (全14頁)

②発明の名称

不揮発性半導体メモリ

②特 願 平2-48126

②出 顋 平2(1990)2月28日

@発明者 浅野

正 通

神奈川県川崎市幸区小向東芝町 1

株式会社東芝多摩川工

場内

⑪出 願 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

⑩代 理 人 一弁理士 佐藤 一雄 外3名

別 期 吉

1. 発明の名称

不保免性半導体メモリ

2. 特許請求の範囲

1. 浮遊ゲートと、この序辺ゲートと容量結合している制御ゲートと、ドレインと、ソースとを行し、同記序辺ゲート中への電子の住人による改き込みと同記序辺ゲートからの電子の政団による狙击とを電気的に行わせて、電気的にデータの母き換えを行うことができる戸辺ゲートトランジスクをメモリセルとして用い、そのメモリセルの投数によってメモリセルアレイを構成した不体発性半線はメモリにおいて、

前記メモリセルアレイを、前記メモリセルの任 意数毎の複数のブロックに分割し、さらに、

前記述 選ゲートからの 電子の放出を行わせる店 主信号を、前記プロックのうちのあるプロック内 の前記トランジスクのみに加えるプロック毎番去 信号印加手段と、

前記が辺ゲート中へ電子の注入を行わせる書き込み信号を、前記プロックのうちのあるプロック 内の前記トランジスクのみのドレインに加え、他 のプロック内の同記トランジスクのドレインには 加えない、プロック毎暫き込み信号印加手段と、 を有する、

不僅発性半導体メモリ。

2. 向記メモリセルアレイは、前記メモリセルが行列状に配置されて構成されたものであり、

向記プロックは、前記メモリセルの行用位のものの任意数によって構成されている、請求項1記 数の不様発性半導はメモリ。

3. 同記名ブロック中の同記複数のメモリセルは、列方向に並ぶものの各ドレインが共通に接続されてそれぞれ共通ドレイン線を構成しており、可記各共通ドレイン場と同記者を込み信号を伝えるデーク場とはトランスファーゲートトランススァーゲートのオン、オフはブロック選択デコーダに

よって行われる、請求項1又は2のいずれかに記 数の不揮発性半導体メモリ。

- 4. 前記各序遊ゲートトランジスクは、消去時に、前記消去信号印加手段によって正常圧の前記消去信号が印加されて、前記序遊ゲート中の電子を吸引する消去ゲートを有する請求項1~3のいずれかに記載の不揮発性半導体メモリ。
- 5. 前記各序並ゲートトランジスタは、前記 浮遊ゲート中の電子を吸引するための構去ゲート を有しないタイプのものであり、前記消去信号印 加手段は前記各序並ゲートトランジスタのソース に正電圧の前記消去信号を印加するものである、 請求項1~3のいずれかに記載の不揮発性半導体 メモリ。

3. 三朝の詳制な説明 (発明の目的)

(産業上の利用分野)

本発明は、電気的にデータの消去が可能な不住 発性半導体メモリに関し、特に、非選択セルに電

多結晶シリコン層から構成された制御ゲートであ る。制御ゲート13はメモリセルのワード線とし ても使用される。また、14はP型の甚較であり、 15及び16はこの基股14上に形成されたり。 望虹散階からなるソース及びドレイン、17はコ ンググトボール、18はこのエングクトボール 17を介して上記ドレイン16と依頼されるアル ミニウム語からなるデータ段である。さらに、 1.9 は序辺ゲートトランジスタ四のゲート絶縁器 で、厚さは300人である。20は浮遊ゲート 11と用去ゲート12との間に設けられたゲート 、柏林胶で、浮さは350人である。21は浮遊ゲ ート11と斜向ゲート13との間に設けられたゲ ート担保機である。このゲート担保税21は0-ローO構造 (Orlde-Kliride-Orlde)の3層構造解 で構成されている。また、22は再去ゲート12 と制御ゲート13との間に設けられたゲート他録 熱であり、これもローN-O構造のものにされて いる。23は卯3府日のお杭品シリコン府13を ゲート単級とする選択トランジスク部のゲート絶

正ストレスが加わる時間を短縮し、それによって 非選択セルに武動作が生じないようにした不極発 性半導体メモリに関する。

(従來の技術)

電気的に記憶データを消出し、消害を込みすることができるEEPROM (Electrically Erasable and Programmable ROM)は、無外線消去型のEPROMと比べ、ボード上に組み込んだままの状態で電気信号によりデータ消去が可能であり、使い易いことから、制御用、1 Cカード (メモリカード) 川寺に需要が急増している。特に、EEPROMの大容量化を実現するために第7 A~7 C図に示すような構成のメモリセルが用いられる。

ここで第7A図はパターン平面図、第7B図は第7A図のB-B線断面図、第7C図は第7A図のC-C線断面図である。これらの図において、11は第1層目の多糖品シリコン層から構成された行道ゲート、12は第2層目の多糖品シリコン器から構成された消去ゲート、13は第3層目の

社替である。また、24はフィールド絶良版、 25は殺問絶政験である。

回記第7A~7C園に示されるメモリモルの等語回路を第3圏に、窓具系統の等語回路を第9圏にされて、 V_D はドレイン電位、 V_C は呼迎ゲート電位、 V_C は何辺ゲート電位、 V_C は何辺ゲート電位である。また、第9回において、 C_C は何辺ゲート 1 1 と制御ゲート 1 3 との間の容量、 C_C は 7 の 2 との間の 2 量、 C_C は 7 の 2 との間の 2 量、 C_C は 7 の 3 点の 5 。この 3 量 系統に 3 いて、全ての 3 量に 着えられる 3 の 4 の 4 の 4 の 5 。

また、すべての容量の総和を $C_{\frac{1}{1}}$ とすると、 $C_{\frac{1}{1}}$ は次式で与えられる。

$$C_T - C_{FC} + C_{FE} + C_{FD} + C_{FS} \cdots \cdots (2)$$

従って、浮遊ゲートに加わる電圧 V_{PC} は次式で与えられる。

$$V_{E} = \{ (A^{C} \cdot C^{E}) \setminus C^{1} \} + \{ G^{(1)} \setminus C^{1} \}$$

$$V_{E} = \{ (A^{C} \cdot C^{E} + A^{E} \cdot C^{EE} + A^{D} \cdot C^{ED} \}$$

$$V_{E} = \{ (A^{C} \cdot C^{EC} + A^{EC} \cdot C^{EE} + A^{D} \cdot C^{ED} \}$$

ここで、 $Q_{\{1\}}$ $/C_T$ $-V_{FG\{1\}}$ \cdot Y_S - 0 V を代入すれば、上記(3)式は次のように書き直すことができる。

$$v_{UC} = ((v_{CC} + c_{LC} + c_{CC} + c_{LC}) + c_{LC})$$
(4)

上記のようなメモリセルは、実際のメモリにおいてはマトリクス状に配置される。ここでは説明を簡単にするため、第10世に示すような4つの

とすると(存取ゲートトランジスタのしきい値 V_{TH}を1 Vとする)、序立ゲート 1 1 下には反転 密ができ、メモリセルM 1 ~M4のしきい値電圧 は低くなる。この状態をデータで1 ** がメモリさ れているとする。

次に、メモリセルアンイ中で1つのメモリセル、 例えばは1を選択し、それにデータを暫き込む場合、メモリセルの制能が一ト電位 V_{CC}(ワードは WL1の電位)を高電位、例えば+12.5 Vに、 ドレイン電位 V_D(データは DL1の電位)を高 電位例えば+10 Vに、ソース電圧 V_S、データは DL2の電位及びワードはWL2の電位を O V にそれぞれ設定する。また、川土ゲート電位 V_{FC} は例えば+5 Vとする。これにより、選択セル M1では、呼迎ゲート)1の製位が上昇し、存む 込みやすくなる。選択セルM1のドレイン16近 役でホット・エレクロトン効果が起こる。インパ クト・アイオナイゼーションにより発生した電子 が存型ゲート11中に注入される。これにより深 メモリセルM1〜M4を有する4ピットのメモリセルアレイを考える。これら4個のメモリセルM1〜M4のドレイン16は2本のデータ線DL1.DL2のいずれかに接続され、制御ゲート13は2本のワード線WL1.WL2のいずれかに接続され、消去ゲート12は消去線ELに共通に接続され、ソース15には基準電圧(例えばOV)が印加される。

このような構成のメモリセルアレイにおいては、データの消去は全てのメモリセルM1~M4について一括で行う。即ち、各メモリセルのソース電位 V_S 、ドレイン電位 V_D 及び制御ゲート電位 V_{CG} をそれぞれ0 V V_{CG} $V_$

型ゲート11は、負に報電する。浮遊ゲート11 内の電位 V_{FG(1)} が例えばー3 Vになったとする。 このような状態においては、メモリセルM1の関 値段世は高くなる。この状態を、データ **0 ** が メモリされているとする。また、上記の場合での 非選択セルM2~M4では、ホット・エレクトロン効果は起こらない。

次に、上記したデータ也き込み時における、非選択セルM2~M4に知わる電圧ストレスについて考える。出き込み時における前記(4)式の V_{EG} ・ C_{FE} 及び V_{D} ・ C_{FD} は、 V_{CG} ・ C_{FC} と比較し、完分小さいので、書き込み時における(4)式は、次のように書き換えることができる。

$$v_{FG} = (C_{FC} \wedge C_{T}) v_{FG} + v_{FG(1)} \cdots (5)$$

第ゲート電位 V_{CC} は1.2、5.Vである。このため、 **が近ゲート電位∨_{FC}は、 胴記(5) 式により、** 10.5Vとなる。しかしながら、消毒ゲートな は∨_{SC}は5∨であるので、浮遊ゲート11から見 た消去ゲート12の竜位は、一ち、5Vとなって いる。このように、消去ゲート12に5V印加す ることにより、選択セルM1と同一のワード線 WL1上にある非選択セルM2の浮遊ゲート11 の消去ゲート12に対する電界が緩和される。こ れにより、誤者を込みによる誤動作を防ぐという 信頼性が向上する。一方、ドレイン16と浮遊ゲ ート11との間に加わる電圧ストレスは、メモリ マルのデータが「1、あるいは「0~かにより大 さく異なる。第10囚中の4個のメモリセルM1 ~M4に加わる、ドレイン16の浮辺ゲート11 に対する電圧ストレスを第1数にまとめて示す。

亚 : 多

セル	セルの テーク	WL1 -	WL2	DLi	DL2	v EG	FC	V - V FC	モード
М 1	-0-	12.5V		10,0		5 V			データ書き込み
142	- 1 -	12.5·V			ŋν	5 V	10.5V	-10.5V	(気管を込みのおそれ)
	.0.						4. 5 V	-4. 5 V	
М3	.1.		0 V	107		5 Y	3. 0 V	7. CV	
	.0.						- 3. 0 V	13. OV	(部削去のおそれ)
114	- 1 -		οv		o v	5 V	3. 0 V	- 3. O V	
	.0.						- 3. 0 V	3. O V	

第10回において、非選択セルM2~4の序型ゲートへの電圧ストレスが最大になるのは、選択セルM1のワード線WL1と異なるワード線WL2に制御ゲートが接続されている非選択メモリセルM3においてデータが「0」の場合である。即ち、第1表からも分るように、この非選択セルM3では、浮選ゲート11とドレイン16の間に+13.0 Vの電圧が加わり、序選ゲート11中の電子がドレイン16に放出されか生じる。次に既しい条件は、メモリセルM2のデータが「1」の場合である。この状態では、電子が深遊ゲート11中に注入されて、裏書き込みが発生する可能性がある。

第11回は、このメモリセルを使用したメモリの従来の構成を示す回路団である。団中、メモリセルアレイ31中の各々のセル30のドレイン16は、n本のデータ線DL1~DLnのいずれかに接続され、制御ゲート13は、m本のワード線WL1~WLmのいずれかに接続されている。

-1) × t となる。又、第1 表のメモリセルM 2の制御ゲート13 が12、5 V、ドレイン16 が 0 V、すなわち前記第1 表の監督を込み状態のストレス時間は1 ビット当り最大で (n-1) × t となる。ここで、「n は上述のように行収数、n は 列収数である。

倒えば、1 M ビットのメモリ (128 K ワード × 8 ビット) の場合、n - 128、n - 1024 となる。1 ビットの書き込み時間を1 msとすると、 欧州士のおそれのある状態のストレス時間は、

] es× (1024-1) -1, 0238 (a) となる。 犬、消費を込みのおそれのある状態のス トレス時間は、

1 ms × 1 2 7 - 1 2 7 ms

となる。浮遊ゲート11の投口機の厚さが300 人であることを労困し、また調用虫、調査を込み の配きる確単がストレス時間に比例することを考えれば、信頼性については問題ないレベルである。

第12A~12C日には、第2の従来例としての用去ゲートを有しないEEPROMセルを示す。

かつ、メモリセル30.30.…の消去ゲート
12は、消去類ELに共通に接続され、ソース
15には基準電圧、例えば0 (V)が印加される。
メモリセルアレイ31中の全メモリセル30の消
去ゲート12は共通とされているので、データ音
き込みに際しては、全メモリセル30の消去ゲートに同時にVEGが印加されることになる。なお、
第11図において、32は行デコーダ、33は列
デコーダ、34-1~34-nは列選択トランジスタ、35はバス線、36はデータ人力回路、
37はセンス増幅回路、38はデータ出力回路、
39は消去用昇圧回路、41はアドレスバッファである。

ここで、1 セル(1 ピット)当りのデータ書き込み時間をしとし、瓜次全ピットへ書き込む場合を考える。非選択状態のメモリセル(第1表のM3)において、制即ゲート13が0 V、ドレイン16が10 Vとなるストレス時間、すなわち前記第1表で説明した製用去状態のストレス時間は、1 ピット当り(1 つのセルについて)最大で(m

第7A~7C図と同等の部分には、同一の番号を付してある。第7A~7C図のEEPROMセルと異なる点は、消去ゲートがないことのほか、制御ゲート13をゲートとする選択トランジスクがなく、浮型ゲート11に直接ソース15及びドレイン16が扱している点にある。さらに、浮型ゲート地球脱19は、約100Aと薄くしてある。 次に、第12A~12C図の動作原理を説明す

加去時には、ソース15に加去地圧10Vを印加し、ドレイン16をフローティング、制御ゲート13を0Vとする。これにより、薄い浮遊ゲートを収入19を介して浮遊ゲート11とソース15との間に高地圧が印加される。これにより、ファウラー・ノルトハイムのトンネル効果により、浮遊ゲート11中の電子がソース15に向けて放出され、消去が行われる。

Š.

田さ込み時には、ドレイン16を約6V、ソースを0V、制御ゲート13を12Vとする。これにより、ドレイン16の近切で発生したホットエ

レクトロンが序辺ゲート11に注入され、者き込みが行われる。

最み出し時には、ドレイン16を1V、ソース 15を0V、制御ゲート13を5Vとする。これ により、浮遊ゲート11中の電子の有無により、 データ *0* 又は *1* が読み出される。

このメモリセルを用いてアレイを構成する場合は、第112のセルと入れかえて用い、且つ消去 はELを全メモリセルの共通ソースV_Sに接続すれば良い。これにより、全メモリセルについて一 ほ消去が行われる。

(范明が解決しようとする認題)

以上のように、第1の従来の技術では、メモリセルを一括消去することにより、全メモリセルのストレス状態がクリアーされることにより、資き込み、消去(以下、これをW/Eという。)のくり返しを例えば10⁴回行なってもストレスが異切されることもなく、問題は起こらない。

さころが、一括消去では、消去したくないメモ リセルまで消去されてしまうため、使用しづらい。

以外のすべてのブロック(ワード線1022本分)が10⁴ 回W/Eをくり返した場合に最大となる。 よってその時間の最大は、

1 ms × 1 0 2 2 × 1 0 4 - 1 0 2 0 0 8

となり、退力なストレスが加わることとなり、即 消去を起すおそれが大きい。

また、上記到2の従来例として第12A~12 C図のEEPRO居は、メモリセルが2層ポリシ リコンのみで構成されており、微細化には適して いる。しかし、前述のようにブロック化してブロ ック消去を行う場合には、非選択セルのドレイン に知わるストレスが大きい。特に、地段原19が 100人と所いことからブロック消去は個質であった。

本類明は、上記のような問題を考慮してなされたもので、その目的は、メモリセルアレイを複数のプロックとして、非選択プロックには書き込み時のストレスが印加されないようにし、書き込み時に非選択のメモリセルが影動作を起さないよう

あるいは応用面で縛約が生じるという問題がある。この問題を解決するためには、メモリセル領域を複数の小領域(以下、これをブロックと呼ぶ。)に分割し、このブロック組位で消去(以下、これをブロック消去と呼ぶ。)すれば良い。具体的には、例えばワード線2本毎にそれらのワード線に接続する。そして、消去時、この共通化された消去はのうちの一つに四示しない消去用デコーダにより、選択されたブロックに属するメモリセルのみを消去するブロック消去が可能となる。

このように、セルをブロック毎に分割した場合において非選択セルにストレスが加わる時間を考える。先ず第1に誤名を込みのおそれ(第1表を照)のストレス時間について考える。このストレス時間はブロック分割を行わない一括消去型のときと同じである。次に、誤消去のおそれ(第1表 参照)のストレス時間について考える。このストレスは、選択ブロック(ここではワード線2本分)

にした、信頼性の高い不体発性半導体メモリを提供することにある。

(范明の構成)

(課題を解決するための手段)

北発明の第1のメモリは、浮辺ゲートと、この。 浮遊ゲートと容量指合している制御ゲートと、ド レインと、ソースとを有し、前記存進ゲート中へ の無子の注入による書き込みと同記序題ゲートか らの電子の放出による消去とを電気的に行わせて、 出気的にデータの書き換えを行うことができる岸 ガゲートトランジスクをメモリセルとして用い、 そのメモリセルの仮数によってメモリセルアレイ を構成した不確範世半導体メモリにおいて、前記 メモリセルアレイを、前記メモリセルの任意数毎 の複数のブロックに分割し、さらに、前記浮遊ゲ ートからの指子の故山を行わせる頂去信号を、前 記プロックのうちのおるブロック内の回記トラン ジスクのみに加えるブロック毎項去信号印加手段。 と、前記序辺ゲート中へ電子の従人を行わせる書 さ込み信号を、府記ブロックのうちのあるブロッ

ク内の前記トランジスタのみのドレインに加え、 他のプロック内の前記トランジスタのドレインに は加えない、プロック毎費き込み信号印加手段と、 を有するものとして構成される。

本免明の第2のメモリは、前記第1のメモリに おいて、前記メモリセルアレイは、前記メモリセ ルが行列状に配置されて構成されたものであり、

前記プロックは、前記メモリセルの行単位のものの任意数によって構成されているものとして構成される。

本発明の第3のメモリは、前記第1又は第2のメモリにおいて、前記各プロック中の前記複数のメモリセルは、列方向に並ぶものの各ドレインが共通に接続されてそれぞれ共通ドレイン線を構成しており、前記各共通ドレイン線と前記者を込み信号を伝えるデータ線とはトランスファーゲートのオン、オフはプロックを介して接続されており、前記というシスファーゲートのオン、オフはプロックによって行われるものとして構成される。

本苑明の第4のメモリは、前記第1~3のいず

ス)が印加されない。これにより、メモリセル日 体としての信頼症が向上する。

(実施例)

本発明の実施到は、簡単には、メモリセルアレイを複数のプロックに分割し、このプロック単位で構気的に消去可能とし、且つ、豊き込み時には、非選択プロックに電圧スレトスが印加されないようにしたものである。このような構成にすることにより、実施例では、W/Eの書き換えサイクルに対して高度領性を実現している。

第1回に本発明の第1実施網を示す。この第1 回において、第11回と同時の部材には、第11 回と同一の符号を付している。

メモリセルアレイ31-1-31~kは、複数のフードは(ここでは2次分)を一まとめにしたもので、それぞれ行デコーダ32~1~32~kに接続されている。各プロック内(各メモリセルフレイ31-1~31~k内)の各メモリセルの開売ゲートは、プロック内で共通に接続されているが一下は、プロック内で共通に接続されてい

れかのメモリにおいて、前記各字遊ゲートトランジスタは、消去時に、前記消去信号印加手段によって正電圧の前記消去信号が印加されて、前記浮遊ゲート中の電子を吸引する消去ゲートを有するものとして構成される。

本発明の第5のメモリは、前記第1~3のいずれかのメモリにおいて、前記各序遊ゲートトランジスクは、前記序遊ゲート中の電子を吸引するための消去ゲートを有しないタイプのものであり、前記消去信号印加手段は前記各行遊ゲートトランジスクのソースに正電圧の前記消去信号を印加するものとして構成される。

(作用)

複数のメモリセル(浮遊ゲートトランジスク)から構成されるメモリセルアレイは、複数のメモリセルからなるブロックに分割されている。各ブロックにおいて、ブロック内のメモリセルは一括で消去される。また、あるブロック内のあるメモリセルへの書き込み時には、他のブロック内のメモリセルのドレインには、密き込み信号(ストレ

る。消虫用デコーダ44-1~44-kは、これらの消去線EL1~ELkの1つを選択するためのものである。各ブロック内の各メモリセル30のドレインは、各共通ドレイン43にそれぞれ接続されている。この各共通ドレイン43は、アレイ選択トランジスク42-1~42-nのゲートは、ブロック毎のものが共通に接続され、ブロック選択はBSL1~BSLkとされている。これらの選択はBSL1~BSLkは、それぞれブロック選択デコーダ45-1~45-kに接続されている。

その他の構成は、第11日間のものとほぼ問様である。

次に、上記の装置の動作を説明する。

消去時、例えばセルアレイ31-1のブロック を消去する場合について説明する。

この場合には、元ず、川去川デコーダ44-1 が選択される。これにより、川去線EL1には消 本電圧 V EC (約20 V) が印加される。他の消去 用デコーダ 4 4 - 2 - 4 4 - k は非選択となり、 消去線 E L 2 - E L k は O V となる。又、各 ア レ イ 3 1 - 1 - 3 1 - k において、すべてのワード ほは O V となり、ブロック選択線 B S L 1 ~ B S L k も O V となり、共通ドレイン4 3 が略 O V となる。これにより、メモリセルアレイ 3 1 - 1 の全てのメモリセルは同時に消去される。

次に、書き込み時について説明する。例えば、アレイ31-1のメモリセルM1に書き込む場合、データ入力Diaが「0」とする。データ入力回路36から書き込み電圧が出力され、共通パス線35が12Vとなる。また、列デコーダ33によって列選択線CL1が選択されて12Vとなる。さらに、プロック選択線B×L1を2Vとする。れて、プロック選択線B×L1を2Vとする。列選択線CL1の選択により、データ線DL1が10Vとなる。プロック選択線BSL1の選択により、トランジスタ42~1につながる共通ドレイン43610Vとなる。又、行デコーダ32~

れて5 Vとなる。列デコーグ33による列選択線 C L 1 の選択により、データ線D L 1 が選択され る。これにより、選択されたメモリモル属 1 から 情報が続みだされる。このとき、非選択プロック 3 1 - 2 - 3 1 - k 中のプロック選択トランジス クイ2 - 1 - 4 2 - k はすべてオフしている。これにより、他のアレイ31 - 2 ~ 3 1 - k におり では共過ドレイン4 3 はデータ線D L 1 からおい だされている。このため、データ線D L 1 からは接 される寄生智量が大幅に減る。これにより、デーク線D L 1 の完故環時間が通解され、メモリル がより、によりにはなる。これにより、データ線D L 1 の完故環時間が通解され、メモリル は、読み出しスピードがこれよりも低くでもよい 場合には、すべてのプロック選択線B S L 1 ~ B S L 2 を 5 V にしておいても良い。

制えば、1 Mビットのメモリを第1 20の基礎のようにしたときに、セルM3に加わるストレス時間について、従来の第1 1 28の場合と比較する。セルM3にストレスが加わるのは、河ビブロック31-1 中のセルM1がデータ書き込み対象とき

1によってワード課WL1が選択されて12Vとなる。これにより、選択されたメモリセルM1に 書き込みが実施される。

一方、非選択のブロック選択線BSL2~BSLkはOVである。このため、非選択ブロックのセルアレイ31~2~31~kの全てのブロック選択トランジスク42~1~42~nはオフしている。従って、非選択ブロックのセルアレイ31~2~31~kにおいては、全ての共通ドレイン43が略OV(フローティング状態)となっている。そのため、非選択のセルアレイ31~2~31~kにおいては、各セル30のドレインには電圧ストレスは印刷されない。

次に、読み出し時について説明する。メモリセルM1からのデータを読み出すとする。このときには、ブロック選択デコーダ45-1が選択される。これにより、ブロック選択録BSL1のみが5Vとなる。他のBSL2~BSLkは非選択となり、0Vとなる。選択されたブロック31-1のワード線WL1が行デコーダ32-1で選択さ

れたときのみである。他のブロック31-2~ 31-kのどのセルが書き込み対象とされたときも、セルM3にはストレスは加わらない。よって、 M3に加わるストレス時間は、第1回の場合(2 ボのワード線を1つの行デコーダに接続した場合) には、1号き込み時間となる。この1分き込み時間を、前と同様に1まとすると、当然ストレス時間は1まとなる。これは、従来の(a)式の場合の1、0235より若しく小さいのがわかる。よって、実際上、セルM3は割消出しない。

第2回は、第1回の運路を実際にレイアウトした一個の一部を示す回路目である。第3A~3C回は、第2回の回路間に対応したレイアウトの単面四及び新面型である。即5、第3A図が非面型、第3B図はB-Bは新面型、第3C図はC-C環新面型である。第3A~3C図において、第7A~7C図と同一の構造部には、同じ符号をつけている。

ここでは、特に第2日からわかるように、1プロック中にはワードはが4本ずつ含まれている。

そして、1本のデータ線(例えばDL1)にプロ ック選択トランジスグ42~1を通してつながる メモリセルは、4つとなる。 符に、京3A図に示 すレイアウト上の特徴は、これらの4つのメモリ セルの共通のドレイン16は拡散層16Aのみで つながっており、A! 殺とコンタクトさせていな い点にある。この共通のドレイン16は、ブロッ ク選択トランジスタ42-1を通して、拡散層 16Aにつながっている。この拡散層16Aは、 コンタクト17を介して、データ線(AI) DL 18につながっている。これにより、コンタクト 17は上下のブロック合わせて8つのトランジス クについて1つとなる。すなわち、コンククトの 数は1/4になり、パターンの縮小化に有効に作用 する。また、各セル30のソース15は、拡散層 15Aで共通につながり、且つV_{SS}線(Al) 26にコンタクト17Aを介してつながっている。 第4回に、プロック消去を可能とした別の実施 例を示す。この第4回は、消去ゲートを育しない 別12A~12C囚に対応するものである。 昇4

図が気2図と異なる点は、共通ソース線 ${f v}_{{\sf SS} f z}$ と プロック内のメモリセルの共通ソース46との間 に、ソース選択トランジスク47を設けた点にあ る。このトランジスタ47のゲートは、ブロック 毎に共通に接続され、且つソース選択線SSL1 ~SSLk(SSL2.SSL3のみ図示)に接 砭されている。

次に、 第4図の動作を説明する。

第4回におけるワード線WL5~WL8のプロ ックが選択されるとする。

消去時には、プロック選択線BSL2及びワー ド線WL5~8が0V、ソース選択線SSL2が 1 2 V、共通ソースは V _{SS*} が 1 2 V となる。又、 非選択プロックのソース選択線SSL1。SSL 3~SSLkはすべてOVとなる。この状態では、 選択されたブロックの共通ソース線46のみに約 10Vが印加され、選択プロックにおけるメモリ セル30が消去される。一方、非選択プロックに おいては、メモリセルのソースには消去は印加さ れないことから、消去は行われない。

次に、セルM2におき込む場合について説明す る。データ以DL1、ワードはWLSが選択され、 DL1-6V、WL5-12Vとなる。

さらに、ブロック選択線BSL2及びソース選 祝録SSL2が選択され、それぞれ12Vとなる。 さらに、共通ソース線V_{SSも} はOVとなる。これ により、メモリセル30(M1)に書き込みが行 われる。このとき、他のブロックのブロック選択 はBSL1、BSL3~BSLkはすべてOVと なっている。このため、デークはDLIがたとえ 5Vとなっていても、非選択プロックのメモリセ ル30のドレインにはストレスが加わらない。非 選択プロックのソース選択級SSL1、SSL3 ~SSLkについてはOVとするのが好ましいが、 オンしていても特に問題は生じない。

〒5∧~5C回は〒4 図の実際のレイアクトを 示す。四ち、京5八旦は平面図、京5日回がB-B Q 断面図、京5C豆はC-CQ 断面凹である。 これらの日における基本的な尼蒙は第3A~3C 日と同様であるが、それらの日と特に異なる点は、

共通ソース線∨_{SS#} 27を第2A』で行ない、デ ータ段DL1~DLnを第1のAlで行ない、共 道ソース線V_{SSは} をデーク線DL1~DLnと道 交させた点にある。このようにすることによって、 切方向のセルビッチをデーク線DL1~DLnの 第1のA! 配線のピッチで決めることができ、セ ルサイズの縮小化が可能となる。

又、上記とは逆に、第18日のAst を共通ソー ス級V_{SSt} に用い、第2份目のALをデータ線に 用いても良い。さらに、第3A~3C図のように、 共通ソース線 $V_{SS\pm}$ を、デーク線と平行にするこ としできる。このようにすれば、セルサイズが少 々紙柱にされるにしても、川一層のA』で配線で さ、プロセスが容易となる。

列6辺には、さらに異なる実施例を示す。第4 辺と異なる点は、ソース選択線及びソース選択ト ランジスクを設けるかわりに、ブロック毎にメモ リセル共通ソース46に専用のソース**は**V_{SS#1}~ V_{SS+k}(V_{SS+2}· V_{SS+3}のみ固示)を設けた点に ある。

次に、第6図の動作を説明する。消去時には、選択されたプロックの共通ソース線のみに高電圧が印加され、そのプロックが消去される。例えば、フード線W L 5 \sim W L 8 のプロックが選択されたとすると、共通ソース線V SS+2 のみが、図示しない用去用デローダで選択され、そこに 1 O V が印加され、メモリセルが消去される。他のプロックの共通ソース線V SS+1 V SS+3 \sim V SS+k \downarrow O V になっており、消去は行われない。

書き込み時、および読み出し時には、抗通ソース線 $V_{SS+1} = V_{SS+k}$ はすべて0 V になっている。この点を除き、各信号は第 3 A = 3 C 図の動作のときと同じである。この第 6 図の例では、共通ソース線 $V_{SS+k} = V_{SS+k}$ は、第 5 5 A = 5 C 図と同様に、第 2 胎目のA ℓ によりデータ線の第 1 胎目のA ℓ と直角な方向に配線される。

類性を向上させることができる。

4. 図面の間単な説明


第1型は本発明の第1実裁例の回路型、第2型はその実際のパターンに沿った回路圏、第3型は第2型のパターンを示す平地型、3-8項及びA-A線断面型、第4型は本発明の第2実裁例の実際のパターンに沿った回路圏、第5型はその事面型、8-8収及びC-C線断面型、第6型は水免期の第3実統例の実際のパターンに沿った回路型、第6型は炭染料の一部を示す単面型、8-8収及び不りでは美統の存在回路型、第10型はその等は原のメモリセルアレイの一部を示す回路型、第10型は炭光のメモリセルの中部を示す回路型、第10型は炭光のメモリセルの平面型、第12位は完めメモリセルの平面型、8-8収及びC-C線断面型である。


11…存辺ゲート、13…材のゲート、 15…ソース、16…ドレイン、30…存辺ゲートトランジスタ、31~1~31~k…ブロック、 的には窓易となる。このときは、プロック消去はできず、全セルー括消去となる。もし、プロック消去を行なう場合には共通ソース線 V SS+ を10 Vとし、選択されたプロックにおけるワード線ののみを0 V に りんぱワード線W L 5 ~ W L 3 のみを0 V に おけるワード線W L 1 ~ W L 4 . W L 9 ~ W L m のすべてを12 V に する。これにより、非選択ワード線のメモリセルの環でした。これに比較して大幅に小さくなる。これにより、非選択ワード線のメモリセルは消去されて、選択ワード線のメモリセルのみのプロック消去が行われる。


「新明の効果」


本発明によれば、メモリセルをプロック毎に分割し、あるプロップ中のあるメモリセルに書き込みを行う数には、他のプロックのメモリセルには書き込み位圧 (ストレス) が加わらないようにしたので、あるセルへの書き込み時における他のセルでの舞動作を防止して、メモリ全体としての信


4 2-1~4 2-k…ブロック選択トランジスタ、 4 4-1~4 4-k…消去用デコーダ(消去信号 印加手段)、4 5-1~4 5-k…ブロック選択 デコーダ、DL1~DLn…データ線。

















第4图



第5A図





第5B図





第5C図

-- -00












第78四




第7C図



第10図





第11四

This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

		BLACK BORDERS
		IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
		FADED TEXT OR DRAWING
/	R	BLURED OR ILLEGIBLE TEXT OR DRAWING
•		SKEWED/SLANTED IMAGES
		COLORED OR BLACK AND WHITE PHOTOGRAPHS
		GRAY SCALE DOCUMENTS
		LINES OR MARKS ON ORIGINAL DOCUMENT
		REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
		OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox